07 Octobre – Soutenance de thèse - Julien Coutet

10 h30 Amphi Jean-Paul Dom - laboratoire IMS / Bâtiment A31 (campus de Talence)

Étude de la fiabilité et des mécanismes de dégradation dans les composants numériques de dernière génération.

La réduction des tailles aux niveaux transistors des composants électroniques commerciaux est rendue possible par l’utilisation de nouveaux matériaux au niveau de l’oxyde de grille notamment pour les DSM. Afin de pouvoir utiliser en toute confiance ces composants pour des applications en environnements sévères il est nécessaire d’en évaluer la fiabilité. Les deux catégories de composants choisies pour représenter les technologies DSM sont les mémoires Flash et les FPGA. Nous avons étudié les différents mécanismes de dégradation séparément au moyen de vieillissements accélérées. Ensuite les résultats sont analysés et une démarche statistique rigoureuse a été mise en place afin d’estimer une fiabilité réaliste.
Nos essais ont montré que la température de stockage ainsi que les cycles d’écriture-effacement réduisent nettement la fiabilité en rétention des mémoires Flash NAND. Une particularité de cette étude est la mise en évidence qu’un grand écart entre la température d’écriture et celle de lecture mène à une forte perte de fiabilité en rétention qui n’est pas liée à la physique du point mémoire à basse température mais à une dérive du circuit périphérique gérant l’écriture et la lecture des cellules. D’autre part, nous avons montré que le manque de fiabilité en rétention avéré avec ce type de composant est dû à l’architecture MLC et non à la finesse du nœud technologique. Les codes correcteurs d’erreurs, les mécanismes d’uniformisation d’usure ou bien le surdimensionnement permettent de rendre la fiabilité acceptable. Ils font par conséquent partie intégrante du système et sont à prendre en compte dans le calcul de la fiabilité.
Pour mesurer des dérives dans circuits numériques, nous avons utilisé des oscillateurs en anneaux implantés dans des FPGA. Nous avons mesuré du BTI et du HCI mais nous n’avons pas observé d’électromigration ou de TDDB. Ces dérives ont été modélisées pour chaque mécanisme. Une extraction des dégradations par transistor sous l’hypothèse de l’architecture issue de brevets ont permis de distinguer le NBTI du PBTI. Par ailleurs l’analyse des dérives - très faibles - à basse température nous prouve l’intervention du mécanisme HCI en mettant clairement en évidence le lien avec le nombre de commutations. Enfin, pour évaluer la fiabilité de manière rigoureuse - la somme des deux taux de défaillance HCI et BTI n’étant pas représentative de la fiabilité - une autre méthode plus réaliste reposant sur la somme des dérives allant jusqu’au critère de défaillance a été proposée dans cette étude.

Localisation de l’événement